米ケイデンスは9月1日（米国時間）、7月下旬に開催されたPCI-SIGコンプライアンス・ワークショップにおいて、PCI Express 6.0（PCIe 6.0）規格向けのPHYおよびコントローラIPが初回評価でクリアしたと発表した。このワークショップは、PCIe 6.0規格の公式コンプライアンステストとして初めて開催された。

同社の完全なサブシステムソリューションは、PCIe 6.0規格に関するすべての公式コンプライアンス試験に合格し、PCI-SIGのIntegrators Listにも掲載されている。

TSMC N3プロセスでフルスピード64GT/sのテストをクリア

ケイデンスのPCIe 6.0規格向けPHYおよびコントローラIPはTSMC N3プロセスで実装されており、x8サブシステムソリューションは同規格のフルスピードである64GT/sでテストされた。

同社は公式ワークショップに先立ち、数カ月にわたってPCI-SIGやテスト機器プロバイダー、業界パートナーと緊密に協力し、正式な評価前に潜在的な問題の発見と解決を行うインターオペラビリティ試験を実施したとしている。

AIやHPCデータセンター向けの主な特長

PCIe 6.0技術は、AIや高性能コンピューティング（HPC）システムにおける高帯域幅接続需要に対応するもので、アクセラレータカードやネットワークインタフェース、ストレージデバイスなどに使用されている。データセンターやAIインフラ分野での採用をはじめ、今後は自動車やエンタープライズシステムへの展開も見込まれている。

ケイデンスのPCIe 6.0テクノロジーソリューションの主な特長は以下の通り。

• シリコンで実装されたPHYおよびコントローラを含む完全なサブシステムソリューション
• ADCおよびDSPベースのイコライゼーション
• ファームウェアによって最適化されたSerDes動作
• マルチプロトコルの柔軟性とサポート
• 最新のPCI-SIG Engineering Change Notice（ECN）への対応を含む低消費電力最適化
• TSMC N3プロセスにおけるx8構成の認証取得

今回のコンプライアンス達成に対し、関係各社がコメントを寄せている。ケイデンスの研究開発担当バイスプレジデントであるMarc Loinaz氏は、今回の成功により同社技術が完全なインターオペラビリティを備え量産適用の準備が整っていることを実証できたとしている。また、Keysight TechnologiesやPCI-SIGの代表者も検証の有効性や技術発展への寄与を評価した。AI推論アクセラレータチップに同IPを採用するPositron AIのCTO、Thomas Sohmers氏も、高帯域幅接続要件への対応に期待を示している。

PHYおよびコントローラを含むケイデンスのPCIe 6.0向け完全サブシステムソリューションは、現在SoCプロバイダー向けに提供されている。同社はPCIe 7.0規格まで対応する幅広いPCIeソリューションを展開している。

• 本社所在地：米国カリフォルニア州サンノゼ市
• 上場市場：Nasdaq（ティッカーシンボル：CDNS）
• 事業内容：計算ソフトウェアを活用したエンジニアリング設計ソリューションの提供

本記事はケイデンスの発表をもとに作成。

Dellows News編集部

ビジネスパーソンの課題解決と納得感にこだわるDellows News編集部。キャリア論からAI、健康法まで幅広い分野に対応し、複雑なテーマでも平易な言葉で丁寧に解説。読者が「明日から使える」知識やヒントを得られるよう、具体的な事例・データ・専門家の見解を交えて執筆。情報を整理し、納得感ある記事づくりを心がけています。